

## FILTRO INTEGRADO MONOLÍTICO COM TECNOLOGIA NMOS

Moisés S. Piedade<sup>1</sup>, Rui S. Martins<sup>1</sup>, João C. Freire<sup>1</sup>, Luis S. Vidigal<sup>2</sup>

Centro de Electrónica Aplicada (IHIC) e Dep. Eng. Elect.

Instituto Superior Técnico  
Av. Rovisco Pais, 1000 Lisboa

## 1. INTRODUÇÃO

Nos últimos quinze anos tem-se assistido a uma evolução constante das técnicas de realização de circuitos integrados monolíticos, que tem permitido a integração de sistemas cada vez mais complexos. As duas tecnologias presentemente disponíveis para a realização de circuitos integrados são a tecnologia bipolar que permite a utilização de dispositivos de junção bipolar, e a tecnologia MOS que utiliza dispositivos de efeito de campo do tipo Metal-Oxido-Semicondutor. Estas tecnologias têm campos de aplicação que se complementam.

Devido à facilidade de realização dos transistores MOS, às suas reduzidas dimensões e à simplicidade dos circuitos lógicos realizados com estes dispositivos, a tecnologia MOS tem contribuído para a realização de circuitos digitais com grande número de elementos activos, (memórias, microprocessadores, etc.). A tecnologia bipolar, por outro lado, permite a realização de circuitos analógicos e digitais de alta rapidez como por exemplo: os multiplicadores digitais e analógicos, memórias, circuitos de processamento de sinal para radiocomunicações e instrumentação.

A realização de um sistema complexo num único circuito integrado é, hoje em dia, possível e é economicamente viável mesmo para a produção de pequenas quantidades de circuitos. Um sistema deste tipo pode envolver, dum modo geral, uma parte digital e uma parte analógica. Os sistemas digitais, não exigindo características dos dispositivos muito precisas, são facilmente integráveis com qualquer das tecnologias acima referidas e têm sofrido um rápido progresso. Os sistemas analógicos, exigindo um maior rigor para as características dos dispositivos, têm sofrido uma evolução mais lenta, conseguida através de avanços feitos nas técnicas de projecto dos circuitos e no refinamento dos processos de fabrico dos circuitos integrados.

Os filtros, exigindo uma grande precisão nas constantes de tempo do circuito, resistiram durante muito tempo à integração monolítica. No entanto, o grande interesse económico para a indústria das telecomunicações motivou a pesquisa de técnicas que possibilitem a sua realização em circuito integrado.

A solução imediata consiste na conversão do sinal para o domínio digital (conversão A/D) seguida de filtragem digital e de conversão para o domínio analógico (conversão D/A). Outra solução proposta consiste na utilização de dispositivos MOS de transferência de carga (CCD) para realizar filtros analógicos transversais com sinais amostrados. Estas soluções têm, todavia, alguns inconvenientes. Assim, os filtros digitais exigem uma grande área de pastilha de semicondutor a par de um consumo elevado; os filtros com CCD exigem uma tecnologia MOS mais evoluída que a convencional e possuem uma gama dinâmica

de sinal que é insuficiente para muitas aplicações.

Uma terceira solução para a realização de filtros em circuito integrado MOS foi proposta por Fried [1] em 1972, e é baseada na utilização de condensadores monolíticos comutados dispensando a utilização de resistências monolíticas (de má qualidade). As potencialidades desta técnica não foram aproveitadas até 1977, altura em que, quase simultaneamente, Young *et al.*

[2], Cayes *et al.* [3], verificaram a possibilidade de realização de filtros de alta precisão utilizando integradores com condensadores comutados (filtros-SC). As constantes de tempo dos integradores necessários à realização destes filtros são apenas dependentes da frequência de comutação dos condensadores e de relações entre capacidades. A frequência pode ser controlada com grande precisão e a relação entre capacidades monolíticas pode ser conseguida com uma tolerância de 0.1%. Esta precisão, associada à utilização de estruturas de circuitos caracterizadas por sensibilidades baixas, permitiu a realização dos filtros de elevada qualidade que são correntemente usados nos sistemas de telecomunicações [4, 5].

Foram ainda propostas outras técnicas de realização de filtros monolíticos [6, 7]. No entanto, a mais vulgarizada, e que é perfeitamente compatível com a integração de sistemas VLSI com a tecnologia MOS, é a técnica dos filtros com condensadores comutados (filtros-SC).

No final de 1980 surgiu a oportunidade de se realizar um circuito integrado (C.I.) com tecnologia NMOS dispondo de transistores de reforço e de depleção com autoalinhamento de porta. Tendo conhecimentos das limitações desta tecnologia, desconhecendo as tolerâncias de muitos parâmetros do processo e por se tratar da primeira experiência de realização dum circuito integrado, decidiu-se projectar os circuitos básicos necessários para a realização de um filtro de canal de Modem FSK, 300 Baud, utilizando a técnica dos condensadores comutados. O C.I. foi projectado com um elevado número de pontos de teste de modo a permitir caracterizar experimentalmente os diferentes subcircuitos. Torna-se assim mais fácil comparar o comportamento teórico do filtro com o experimental.

## 2. FILTRO DE CANAL PARA MODEM FSK

Num Modem FSK, 300 Baud, 'full duplex', são necessários dois filtros passa banda com características de selectividade idênticas e frequências centrais de 1080 Hz e 1750 Hz [8].

Para obviar à limitação de tempo que havia para o projecto do circuito integrado (cerca de dois meses), optou-se pelo desenvolvimento de um filtro passa banda de 6ª ordem, com frequência central de 1080 Hz e uma largura de banda de 300 Hz, que exibe uma elevada modularidade dos seus circuitos elementares.

<sup>1</sup>) A modularidade é vantajosa no projecto de um

1- Assistente do I.S.T., Investigador do CEAUTL.  
2- Professor Auxiliar do I.S.T., Investigador do CEAUTL e do INESC.

Para reduzir o efeito, nas características do filtro, das tolerâncias das relações das capacidades monolíticas e do reduzido ganho dos amplificadores operacionais NMOS, optou-se pela realização do filtro-SC através da simulação dum filtro LC em escada, duplamente terminado<sup>2)</sup> [9]. Do filtro LC de referência, representado na Fig. 1a), pode obter-se o diagrama de fluxo de sinal da Fig. 1b), que corresponde a uma variante do método de simulação das tensões nodais proposto por Yoshihiro et al. [10].

O filtro passivo foi obtido pela transformação de frequência passa-baixo passa-banda utilizando a aproximação aritmética [11], passa baixo, (Chebyshev com 0.5 dB de ondulação) e exibe as seguintes particularidades:

- 1) O circuito é simétrico; 2) a frequência de ressonância de qualquer tensão nodal, com os dois nós vizinhos cortocircuitados à massa, é a frequência central  $f_0$  do filtro. Estas duas propriedades, quando combinadas com a utilização do método de simulação das tensões nodais, permitem que todos os factores de transmissão nodal, Fig. 1b), sejam iguais ou do mesmo tipo:

$$t_{32} = t_{34} = \frac{a}{s^2 + \omega_0^2}$$

$$t_{23} = t_{43} = \frac{a}{s^2 + s \frac{\omega_0}{Q} + \omega_0^2}$$

$$t_{21} = \frac{s \frac{\omega_0}{Q}}{s^2 + s \frac{\omega_0}{Q} + \omega_0^2}$$

com  $\omega_0 = 2\pi f_0$ ;  $f_0 = 1080$ ;  $Q = 3.77$ ;  $a = 1.16 \times 10^7$ .

Assim, os circuitos que simulam estes factores exibem um carácter modular que facilita a implantação em circuito integrado.

Os factores de transmissão de tensão nodal são funções biquadráticas da frequência  $s$ . Estas funções podem ser realizadas no domínio contínuo por circuitos constituídos por uma malha com um integrador positivo e um integrador negativo, Fig. 1c). Na fig. 2 ilustra-se o circuito RC-activo resultante da simulação do filtro da Fig. 1a). Este circuito constitui, como adiante se referirá, um circuito auxiliar para a simulação numérica do filtro com condensadores comutados.

O filtro-SC pode ser obtido a partir do circuito da Fig. 1c) utilizando os integradores de tensão positivo e negativo representados na Fig. 3. Estes circuitos, devidos a Martin [12] e a Hosticka et al.

[13] integram amostras de tensões pelo método de Euler regressivo.

A função de transferência destes integradores, no domínio discreto (variável  $z$ ), pode obter-se a partir da função de transferência do domínio contínuo ( $s$ ) pela transformação de frequência  $s \rightarrow (1-z^{-1})/T$  em que  $T$  é o período de amostragem (período de comutação dos interruptores MOS). O circuito final, depois de eliminados alguns transistores redundantes, encontra-se representado na Fig. 4.

circuito integrado pois permite a repetição automática da implantação do circuito ('layout') e economizar tempo no desenho das máscaras.

- 2) Estes filtros podem ser projectados de modo a possuírem sensibilidades da função de transferência muito baixas na banda passante.




Fig. 1 - Filtro passa-banda de 6ª ordem: (a) filtro LC; (b) diagrama de fluxo das tensões nodais; (c) diagrama de fluxo de sinal utilizando integradores.

Por não se dispor de programas para a simulação numérica de circuitos com sinais amostrados, o filtro SC foi simulado indirectamente através da utilização de equivalências de circuito entre o domínio discreto e o domínio contínuo [14]. Estas equivalências permitem estudar o comportamento do filtro-SC através duma análise da resposta em frequência do circuito contínuo activo-RC da Fig. 2, depois de convenientemente modificado.




Fig. 2 - Filtro passa-banda RC-activo.




Fig. 3 - Integradores com condensadores comutados: (a) negativo; (b) positivo




Fig. 4 - Filtro passa-banda com condensadores comutados

### 3. AMPLIFICADORES OPERACIONAIS COM TECNOLOGIA NMOS

O circuito da Fig. 4 necessita de amplificadores operacionais (A.O.) cujas características podem ser pouco exigentes. De facto, a utilização dos integradores da Fig. 3 permite a utilização de A.O. com reduzido intervalo de tensão de modo comum, com reduzido ganho diferencial ( $-10^3$ ) e com moderada frequência de transição ( $-10^6$ Hz).

Foram projectados dois tipos de A.O., tendo em vista a sua implementação em circuito integrado utilizando a tecnologia NMOS com transistores de reforço e de depleção.

O A.O. designado por OP<sub>2</sub> (Fig. 5a), tem uma topologia semelhante à proposta por Hosticka et al. [13], e o seu dimensionamento foi baseado nos valores nominais dos parâmetros eléctricos e físicos característicos da tecnologia NMOS utilizada [18]. Para o A.O., designado por OP<sub>1</sub> (Fig. 5b) proposto por Izvidis e Frazer [15], foi desenhado o conjunto de máscaras, para a sua implantação monolítica, sem alterar as relações de dimensão originais.

Os dois tipos de amplificadores foram simulados no SPICE e foram compensados de modo a assegurar a estabilidade, numa montagem inversora de ganho unitário, com uma margem de fase superior a 45° e uma margem de ganho superior a 10dB. Seguidamente referem-se alguns critérios de projecto utilizados no dimensionamento de OP<sub>2</sub>.

Os principais objectivos a atingir no dimensionamento de cada andar de amplificação foram a obtenção de: um ganho de tensão máximo, um consumo re-

duzido e um elevado grau de integração (ocupação da menor área possível).

Todavia, em alguns casos não foi possível cumprir simultaneamente estes objectivos devido à complexidade das relações envolvidas entre os vários parâmetros. Como exemplo, cita-se que o ponto de funcionamento em repouso (PFR) dos transistores de um andar amplificador depende das relações largura/comprimento ( $w/l$ ) do canal dos dispositivos; sendo a área mínima ocupada ( $wx$ ) obtida com o canal o mais curto possível; porém, a utilização de canal curto obriga a ter em conta os efeitos de 2ª ordem que estão associados à utilização de canais com  $l < 10 \mu\text{m}$  e que modificam o valor do PFR previsto para o andar.

A utilização de dispositivos com canal curto reduz o ganho do andar amplificador dado que o efeito de modulação do comprimento do canal se torna significativo (resistência dinâmica de saída  $r_o$  muito baixa); no entanto, a maior limitação à obtenção de valores elevados do ganho detensão por andar, resulta da realimentação negativa por efeito de corpo que existe, na tecnologia NMOS<sup>1</sup>, entre um dado transistor e o transistor de carga.

A interdependência entre os vários parâmetros complica o projecto dum amplificador operacional em tecnologia NMOS. Com a ajuda do simulador de circuito SPICE as opções de projecto adoptadas foram corrigidas em sucessivas iterações, obtendo-se o dimensionamento final indicado na Fig. 5. Estas opções de projecto serão, seguidamente, descritas de modo sumário.




Fig. 5 - Amplificador Operacional NMOS a) OP<sub>2</sub> b) OP<sub>1</sub>.

1) Na tecnologia NMOS os transistores são dispositivos de 4 terminais tendo o substracto como terminal comum. As características eléctricas de um dado transistor dependem da tensão fonte-substracto e que normalmente não é fixa. Neste aspecto, para além de outros, a tecnologia CMOS é vantajosa pois existem dois substractos P e N a tensões fixas que permitem a realização de amplificadores com transistores complementares evitando assim o efeito de corpo

### Amplificador OP2

As tensões de polarização dos diferentes andares são impostas por um divisor de tensão DT, constituído pelos transistores  $M_5$ ,  $M_6$ ,  $M_7$ , Fig.5. Uma variação das tensões de alimentação ou dos parâmetros do processo NMOS reflecte-se, através do divisor de tensão em todos os andares garantindo-se assim que os transistores se encontram na região activa (região de saturação do canal).

O andar de entrada constituído por  $M_1$ ,  $M_2$ ,  $M_3$  e  $M_4$  é um amplificador diferencial de tensão com saída assimétrica. A corrente de polarização deste andar é imposta pelo DT e pela relação  $(w_4/l_4)/(w_3/l_3)$ . Para maximizar o ganho de tensão, os transistores de entrada foram dimensionados com uma relação  $w/l$  elevada (a transcondutância é proporcional a  $w/l$ ) e, para se reduzir a modulação do comprimento de canal de  $M_3$  (garantir  $r_0$  elevado), não se dimensionou  $M_3$  com as dimensões mínimas <sup>1)</sup>. Ao andar de entrada segue-se um andar de alteração de nível de tensão ( $M_8$  e  $M_9$ ) onde se impôs uma tensão de dreno de  $M_8$  reduzida, de modo a permitir aumentar o intervalo de variação da tensão de saída.

A transcondutância e a condutância de saída de um transistor MOS são, em primeira aproximação, proporcionais à corrente de dreno  $I_D$ . Para se conseguirem ganhos de tensão elevados, é usual fazer com que a corrente do transistor de excitação seja maior que a do transistor de carga. No andar intermédio de amplificação do OP2, constituído por  $M_{10}$ ,  $M_{12}$ ,  $M_{13}$  e  $M_{14}$ , utilizou-se esta técnica.  $M_{10}$ ,  $M_{13}$  e  $M_{14}$  constituem um andar cascode com elevada largura de banda e em que  $M_{13}$  e  $M_{14}$  (transistores de carga de  $M_{10}$ ) têm uma corrente que é cerca de 10% da corrente de  $M_{10}$ . A polarização deste andar é crítica já que uma pequena variação percentual da corrente de  $M_{12}$  reflecte-se fortemente na corrente de  $M_{14}$  que poderá, eventualmente, sair da zona de saturação do canal. As relações  $(w/l)$  de  $M_{10}$ ,  $M_{12}$  e  $M_{14}$  devem, por isso, ser impostas com uma certa precisão o que, nem sempre, é compatível com a utilização de dimensões mínimas para estes dispositivos.

O andar de saída, constituído por  $M_{17}$  e  $M_{18}$  em configuração vai-vem, é quasi um seguidor de fonte através de  $M_{10}$ , uma vez que o ganho via  $M_{10}$ ,  $M_{14}$  e  $M_{18}$  é muito superior ao ganho via  $M_{17}$ .

O par de transistores  $M_{15}$  e  $M_{16}$ , idêntico ao par  $M_{17}$  e  $M_{18}$ , isola o condensador de compensação da saída do amplificador com o fim de evitar a introdução de um zero no semiplano complexo direito ( $s=+j\omega$ ), resultante do caminho directo que de outro modo existiria entre a saída do amplificador diferencial e a saída do A.O.

A estabilidade do amplificador numa montagem inversora com ganho unitário e uma margem de fase superior a  $45^\circ$ , foi assegurado pela introdução dum pólo dominante na resposta em malha aberta. Este pólo é determinado pelo efeito de Miller conseguido pelo condensador  $C_c$ , o ganho do andar intermédio, e a condutância de  $M_3$ .

Na Fig.6a apresenta-se o desenho do conjunto de máscaras projectadas para a implantação do A.O., OP2 e que ocupa uma área aproximada de  $400 \times 350 \mu\text{m}^2$ .

1) As dimensões dos dispositivos são múltiplos da unidade linear mínima  $\lambda$  e são maiores que  $2\lambda$ . Na tecnologia empregada  $\lambda=3\mu\text{m}$  pelo que a dimensão mínima é de  $6\mu\text{m}$ .




Fig.6a - Implantação do amplificador OP2.

### Amplificador OP1

O amplificador OP1 foi desenhado segundo a configuração proposta em [15].

As diferenças mais significativas do OP1 em relação ao OP2 são:

- (1) A malha de autopolarização do andar diferencial de entrada ( $M_{2A}$ ,  $M_{2B}$ ,  $M_6$ ,  $M_7$  e  $M_5$ ) que actuando sobre a tensão de modo comum permite que a polarização seja pouco dependente das variações da tensão de alimentação e das variações do processo de fabrico. Os transistores  $M_{2A}$  e  $M_{2B}$ , são percorridos por uma corrente que é metade da corrente dos transistores de entrada  $M_{2A}$  e  $M_{2B}$ , já que  $(w/l)_{M_5} = 2 \times (w/l)_{M_6}$ , a corrente  $I_{M_5}$  é igual à corrente de modo comum do par diferencial  $M_{2A}$ ,  $M_{2B}$ , e é utilizada para corrigir a corrente de  $M_5$  através de  $M_6$ ,  $M_7$ .
- (2) A malha de compensação, do tipo zero-polo, possui dois condensadores:  $C_B$  cancela com um zero um dos pólos do andar cascode permitindo que a compensação por pólo dominante, introduzida por  $C_C$ , seja pouco restritiva da largura de banda em malha aberta. Em geral  $C_B + C_C$  da compensação composta é inferior ao valor da capacidade de compensação simples  $C_C$ , pelo que este processo de compensação permite reduzir a área do amplificador. A área utilizada por OP1, com a implantação representada na Fig.6b) é aproximadamente  $360 \times 340 \mu\text{m}^2$ .

### 4. CONDENSADORES EM NMOS

Com a tecnologia MOS é possível realizar condensadores de excelente qualidade utilizando como dielétrico a camada de óxido fino (espessura  $\sim 0.7 \mu\text{m}$ ) sendo os electrodos realizados com alumínio e a camada de difusão, na tecnologia NMOS com transistores de porta metálica, ou com duas camadas de silício policristalino, na tecnologia NMOS com camada dupla de silício policristalino.




Fig.6b - Implantação do amplificador OP1.

Nos filtros com condensadores comutados podem utilizar-se capacidades que vão desde 0.1pF a 100pF. A capacidade depende da área dos electrodos, da espessura  $t$  do óxido de silício e da sua constante dieléctrica  $\epsilon$ ;  $C = \epsilon \cdot A / t$ .

Para a realização do filtro descrito não foi possível realizar condensadores por qualquer dos processos acima referidos, porque a tecnologia disponível, NMOS com transistores de reforço e de depleção com porta autoalinhada, não o permite [16]. A solução encontrada para a realização dos condensadores consiste no aproveitamento dos efeitos capacitivos associados ao funcionamento do transistor NMOS.

Na Fig.7a) apresenta-se o modelo incremental de um transistor NMOS e na Fig. 7b) ilustra-se a variação das capacidades desse modelo com a tensão de comando  $V_{GS}$  [17].




Fig.7 - Modelo dum transistor MOS.

Para os transistores de depleção tem-se  $V_{on} < 0$  ( $V_{on} = -1$  neste projecto); se se fizer  $V_{DS} = 0$  o transistor apenas funciona na zona de triodo ou na zona de corte. Associando dois transistores de depleção, iguais, em anti-paralelo (Fig.8a)) obter-se-á um circuito cujo comportamento capacitivo é descrito pelas curvas da Fig.8b). O circuito é equivalente a um condensador flutuante, com capacidade aproximadamente igual a  $2C$ , para um intervalo de variação de tensões  $-1V < V_{AB} < 1V$ . Fora deste intervalo de tensão apenas existirão as capacidades  $C_A$  ou  $C_B$  de acordo com o valor de  $V_{AB}$ . As capacidades parasitas para a massa, quando o circuito funciona com  $|V_{AB}| < 1$ , não implicam a introdução de erros nos integradores pois o funcionamento dos circuitos da Fig.4 é independente das capacidades existentes entre os seus nós e a massa.




Fig.8 - Realização de condensadores com a tecnologia NMOS disponível.

### 5. SIMULAÇÃO NUMÉRICA DOS CIRCUITOS E RESULTADOS EXPERIMENTAIS

#### Simulação dos amplificadores operacionais

Para a simulação dos amplificadores operacionais recorreu-se ao programa SPICE utilizando, para os transistores MOS o modelo analítico residente, sendo especificados os seguintes parâmetros do processo NMOS [18]: e as dimensões físicas: a largura e o comprimento do canal ( $w, l$ ); as áreas da fonte e do dreno ( $A_S, A_D$ ); a espessura do óxido ( $t_{ox}$ ); a densidade de impurezas no substrato ( $N_{SUB}$ ); a tensão de limiar de condução na ausência de polarização do substrato ( $V_{T0}$ ) (através do ajuste da densidade de estados de superfície,  $N_{SS}$ ); a mobilidade superficial efectiva dos portadores maioritários no canal ( $\mu_0$ ); a profundidade das difusões ( $x_j$ ) da fonte e do dreno; e as capacidades por unidade de área das junções substracto-dreno e substracto-fonte. Verificou-se, posteriormente, serem estas capacidades desprezáveis em face do valor da capacidade do canal.

O efeito de modulação do comprimento do canal e o efeito de corpo são introduzidos directamente no modelo residente através do parâmetro  $N_{SUB}$ . O efeito de redução de carga efectiva do canal curto é tido em conta através da especificação da dimensão  $X_J$ .

Verificou-se que, para os valores nominais dos parâmetros do processo utilizado, os dois A.O. apresentam um ganho de tensão diferencial da ordem dos 60dB, e uma frequência de cruzamento do ganho unitário de cerca de 1MHz.

A simulação dum regime transitório em sinais fortes mostrou que os amplificadores poderiam exibir as seguintes velocidades de deslizamento da tensão de saída: 4 V/ $\mu$ s para o OP1 e 5 V/ $\mu$ s para o OP2.

#### Simulação do filtro-SC

A utilização do programa SPICE para a análise da resposta no domínio do tempo dum simples integrador com condensadores comutados foi posta de parte já que conduziu (quando houve convergência na solução) a tempos de análise muito elevados. Para a simulação do filtro da Fig.4 a solução alternativa em relação à análise no domínio do tempo consistiu na análise na frequência do circuito auxiliar RC-activo Fig.2 a que foram adicionados alguns elementos propostos em [14]. Supôs-se que os amplificadores possuíam um ganho de 60 dB e uma frequência de ganho unitário infinita.

Na fig. 9 ilustra-se a resposta obtida bem como a resposta equivalente a do filtro com condensadores comutados obtida a partir do circuito RC-activo modificado. Os resultados obtidos pela simulação numérica destes circuitos confirmam o rigor do projecto efectuado.




Fig.9 - Resposta do filtro RC-activo e do filtro com condensadores comutados.

#### Realizações experimentais

Na fase do projecto do filtro integrado, e para se ter alguma confiança nas técnicas de simulação utilizadas, realizou-se a construção de protótipos com circuitos discretos.

Para o circuito RC-activo da Fig.2 verificou-se experimentalmente que a sua resposta exibe um bom comportamento em relação às variações dos componentes.

Do filtro com condensadores comutados representado na Fig.4, apenas foi construída a parte indicada a traçado e que corresponde ao circuito integrado que foi projectado em NMOS. O circuito foi realizado com componentes CMOS: interruptores 4066, amplificadores LF353 e condensadores com 2% de tolerância. Os resultados obtidos experimentalmente conduziram às respostas da Fig.10 que apresentam uma boa concordância com os resultados previstos teoricamente (factor de qualidade  $Q=3.3$ , para uma frequência de amostragem do sinal de 128kHz).




Fig.10 - Resposta do filtro-SC realizado com componentes discretos.

#### Medidas já realizadas no circuito integrado

Na altura em que esta comunicação já estava a ser escrita os autores receberam dois exemplares do circuito integrado pelo que, devido a limitações de tempo, ainda não tiveram oportunidade de testar completamente os circuitos. Apenas um dos circuitos foi testado, tendo-se verificado que o amplificador OP2 apresenta as seguintes características: um ganho de tensão diferencial de 50 dB (10 dB abaixo do valor previsto); uma frequência de corte em malha aberta de 40 KHz; uma tensão de desvio (offset) de cerca de 30 mV. Espera-se à data da realização do ENDIEL, apresentar resultados experimentais mais completos.

#### CONCLUSÕES

Referiu-se nesta comunicação o projecto de um circuito integrado NMOS para a realização de uma célula básica dum filtro de canal de Modem FSK, 300 Baud. Para a realização do filtro utilizou-se uma das mais recentes técnicas de realização monolítica de circuitos analógicos de alta precisão: a técnica dos condensadores comutados.

As limitações e o conhecimento pouco profundo da tecnologia a que se teve acesso adicionados ao facto de se tratar da primeira experiência dum projecto deste tipo em Portugal, levou a que o circuito fosse concebido de modo a ser privilegiado o seu aspecto didáctico em detrimento do seu aspecto prático. No entanto, esta experiência mostrou ser possível, no futuro, avançar com mais confiança na realização de circuitos mais complexos. Para este efeito, é fundamental ter acesso a uma tecnologia mais evoluída como a NMOS com dupla camada de silício policristalino ou a CMOS.

#### REFERÊNCIAS

- 1) D.L.FRIED, "Analog Sample-Data Filters", IEEE J.S.S.C., vol. SC-7, pp. 302-304, Aug. 1972.
- 2) J.T.CAVES, M.A.COPELAND, C.F.RAMIN, S.D.ROSENBAUM, "Sampled Analog Filtering Using Switched Capacitors as Resistor Equivalents", IEEE J.S.S.C. vol. SC-12, pp. 592-599, Dec. 1977.
- 3) I.A.YOUNG, D.A.HODGES, P.R.GRAY, "Analog NMOS Sampled-Data Recursive Filter", IEEE Int. Solid-State Circuits Conf. Digest of Tech. Papers, pp. 156-157, 1977.
- 4) P.R.GRAY, D.SENDEROWICZ, M.CHARA, B.M.WARREN, "A Single-Chip NMOS Dual Channel Filter for PCM Telephony Applications", IEEE J.S.S.C., vol. SC-14, pp. 981-991, Dec. 1979.
- 5) R.GREGORIAN, W.E.NICHOLSON, "CMOS Switched-Capacitor Filters for a PCM Voice CODEC", IEEE J.S.S.C., vol. SC-14, pp. 970-980, Dec. 1979.
- 6) K.MOULDING et al., "Gyrator Video Filter IC with Automatic Tuning", IEEE Int. Solid State Circuits Conference, February 1980.
- 7) K.S.TAN, P.R.GRAY, "Fully Integrated Analog Filters Using Bipolar - JFET Technology", IEEE J.S.S.C., vol. SC-13, N06, Dec. 1978.
- 8) RECOMMENDATION V.21-CCITT, "200-Baud Standardized For Use In The General Switched Telephone Network", vol.VIII.1, pp. 69-73, 1976.
- 9) M.J.ORCHARD, "Inductorless Filters", Electronics Letters vol.2, pp. 224-225, June 1966.
- 10) M.YOSHIHIRO, A.NISHIHARA, T.YANAGISAWA, "Low Sensitivity Active and Digital Filters Based on the Node-Voltage Simulation of LC-Ladder Filters", IEEE Proc. of I.S.C.A.S., pp. 446-446, Phoenix, USA, April 1977.
- 11) A.I.ZVEREV BLINCHIKOFF, "Filtering in the Time and Frequency Domains", Wiley 1976.

- [12] K.MARTIN, "Improved Circuits for the Realization of Switched-Capacitor Filters, IEEE Trans. Circuits and Systems", vol. CAS-27, pp. 237-244, Apr. 1980.
- [13] B.J.HOSTICKA, R.W.BRODERSEN, P.R.GRAY, "MOS Sampled Data Recursive Filters Using Switched Capacitor Integrators", IEEE J.S.S.C., vol. SC-12, pp. 600-608, Dec. 1977.
- [14] A.KNOB, R.BESSOULAY, "Analysis of Switched-Capacitor Networks in the Frequency Domain Using Continuous-Time Two-Port Equivalents", IEEE Trans. Circ. and Syst., vol. CAS-28, pp. 947-953, October 1981.
- [15] Y.TSIVIDIS, D.FRASER, JR.-"A Process Insensitive NMOS Operational Amplifier ISSCC Session XIV: DATA ACQUISITION II, February 15, 1979.
- [16] A.MARQUES, INESC, IST, Lisboa (comunicação pessoal).
- [17] D.R.ALEXANDER, R.J.ANTINONE, G.W.BROWN, "SPICE 2 MOS MODELING HANDBOOK", internal report, IBM Corporation 2600 Yale Blvd., S.E. Albuquerque, New Mexico, USA, May 1977.
- [18] A.GUYOT-CMP-Circuit Multi Project.
- [19] L.MAGEL, "SPICE 2: A Computer Program to Simulate Semiconductor Circuits", ERL Memo. No. UCS/ERL M75/E20, May 1975.